该项目突出了 Rhea 通用处理器从 ARM 向 RISC-V 的转变、RISC-V 加速器概念验证和用于汽车应用的嵌入式高性能微控制器。

该项目有来自10个欧洲国家的28个合作伙伴，旨在使欧盟在高性能计算(HPC)芯片技术方面实现独立。

第一阶段 SGA1 的成功完成，为该项目的第二部分铺平了道路，该项目将于 2022 年 1 月启动。

通用处理器 (GPP) 的初始设计称为 Rhea，在 Linley 会议上描述了 72 个 ARM Zeus 处理器。

法国超级计算机制造商 Atos 是通用处理器 (GPP) 流的主要合作伙伴，与 SiPearl 合作。他们定义了 Rhea 的架构规范，它现在有 29 个内核，使用 RISC-V 开放指令集架构，并且在仿真中处于 RTL 级别，而不是在硅中实现。该设计旨在用于 2023 年的超级计算机设计。

该项目表示：“凭借 29 个 RISC-V 内核，SiPearl 用于设计 Rhea 的 Arm Neoverse V1 架构将为 HPC 应用程序提供有效、可扩展和可定制的解决方案。” “架构决策是遵循协同设计方法并通过分析高级知识产权 (IP) 块的性能而做出的。

SiPearl 还优化了可扩展的片上网络 (NoC)，以实现内核、加速器、输入/输出 (IO) 和共享内存资源之间的高频、高带宽数据传输。”

“我们为利用欧洲大学和行业领导者独家构建和部署的尖端技术和 IP 成功设计强大的 GPP 感到自豪。我们有信心，我们很快就会证明这个 GPP 在实现欧洲百亿亿级计算机器方面的重要作用，这是世界期待的 HPC 领域的下一个突破，”Atos 的 Stream 负责人 Emmanuel Ego 说。

“随着 Rhea 处理器的发布，我们都将为确保欧洲在 HPC 应用(例如个性化医疗、气候建模和能源管理)方面的主权做出贡献。” – SiPearl 的创始人兼首席执行官 Philippe Notton 说。

就 GPP 性能而言，内存控制器是最关键的 IP 之一。为了帮助评估架构选择，CEA 开发了一个带有特定仪器的完整仿真平台，用于分析驱动高带宽 HBM2E 存储器的控制器效率。由于对所有内存和数据进行解码和跟踪，该平台允许对内存设备接口进行有效分析。HBM2E 子系统使用针对不同流量形状的多个随机和指令模式进行仿真，并涉及所有控制器功能以保持 HBM2E 效率。

该流还设计了许多最先进的嵌入式安全功能和关键技术。其中包括由 ProvenRun 开发的独立安全管理系统 (SMS) 安全 IP，为 HPC 和边缘处理器提供高级、通用标准认证的主权安全 IP。

比萨大学贡献了一组加密 IP，称为“Crypto Tile”，由 SiPearl 集成到 Rhea GPP 中。这为硬件安全模块提供了针对高端对称(具有九种密码模式的 AES)、非对称(ECC、ECDSA、ECIES、ECDH)和散列 (SHA2/SHA3) 加密的完整安全服务，提供了几个数量级的吞吐量增加并且与软件解决方案相比降低了能源成本。

Crypto Tile 还包括安全密钥存储和安全 IP 配置、侧信道攻击保护、片上真随机数生成 (TRNG)、Linux 内核驱动程序支持、最大安全级别的极端密钥长度和高速 en(de)得益于面向 DMA 和 Arm 或 RISC-V 可编程内核的基于 AXI4 的接口，从而提高了加密吞吐量。由于Crystals Kyber 和 Dilithium 等 Lattice 算法的实时实现，还提供了后量子加密支持。

欧洲处理器加速器 (EPAC) 测试芯片概念验证使用开源指令集架构 (ISA) 确保不受专有许可和出口限制的影响，有助于扩展 RISC-V 生态系统并添加到 LLVM 编译器数据库。

EPAC 系统和 FPGA 软件开发工具充分利用 Linux 操作系统，并为社区提供补丁、设备驱动程序以及 OpenMP 和 MPI 等流行开源 HPC 软件包的附加功能。此外，STX(模板/张量加速器)等硬件部分是使用围绕 PULP 平台获得许可的开源方法开发的。

“EPI 中的加速器流有力地证明了 RISC-V 矢量方法具有改变高性能计算领域的潜力，欧洲设计的架构能够在低能耗预算下提供高性能，”Stream Leader Jesús Labarta 评论道(巴塞罗那超级计算中心)。“这项工作还体现了欧洲开放科学与合作的传统。欧洲各地的合作伙伴联手创造了任何单一组织都无法单独实现的目标。通过与开源技术和项目合作，EPAC 流帮助扩展了 RISC-V 生态系统，使这项技术在未来越来越多的应用程序中可行。”

由 BSC 和 UNIZG 设计的 EPAC 矢量处理单元 (VPU) 表明，使用 RISC-V 长矢量架构进行高性能计算是一种可行的方法，在低能耗预算下提供高性能，并且可以将来扩大规模。

矢量单元由 Semidynamics 的矢量专用 Avispado RISC-V 内核和用于节能处理的 Gazzillion Misses 技术驱动。

由苏黎世联邦理工学院和弗劳恩霍夫设计的专用且灵活的基于 RISC-V 的众核模板和张量加速器 (STX)，利用模板处理单元为机器学习和模板工作负载提供卓越的能效和可编程性。

同时，由 CEA 设计的可变精度加速器 (VRP) 提高了科学高性能计算应用(如多物理场仿真)的效率和可靠性。

EPAC 测试芯片还包括由 FORTH 和 CHALMERS 设计的多个分布式共享 L2 缓存和一致性家庭节点 (L2HN)，针对矢量处理单元的高带宽要求进行了优化，同时提供了有助于多-核心可编程性。

所有处理单元和共享的 L2HN 组都通过高速 NoC 以模块化方式连接，允许系统扩展。该测试芯片还包括先进的 SERDES 技术，可实现超高带宽的片外和跨芯片通信。NoC 和 SERDES 均由 Extoll 设计。

用于测试 EPAC 测试芯片的 PCB(子板)是由 E4 Computer Engineering 设计和开发的。

在汽车微控制器领导者英飞凌的协调下，Automotive Stream 为可上路的自动驾驶汽车铺平了道路，这要归功于创新嵌入式高性能计算 (eHPC) 平台和相关软件开发套件 (SDK) 的概念验证. 该平台与小型化的、为汽车量身定制的通用处理器相结合，以具有成本效益、经济可行和功能安全的方式满足未来汽车对计算能力日益增长的需求。

“总的来说，这些成就证明了合作、协同作用和团队精神，这些都是汽车行业研究工作的特点”，Stream Leader Knut Hufeld(英飞凌)说。“凭借其专注于具有成本效益、安全和经过认证的汽车解决方案，它可以被视为欧洲处理器在 HPC 领域整体盈利的驱动带。”

主要成就在一辆获得道路批准的 BMW X5 汽车上展示，展示了开创性 eHPC 微控制器单元 (eHPC MCU) 的概念验证，该单元集成在一个专门设计的灵活模块化计算平台 (MCP) 中，以及多个 EPI 技术 IP。进行了大量试驾以收集数据并评估涉及自动驾驶参数的测试场景。

除其他功能外，该平台还包括支持 AI 的集成摄像头和 Elektrobit 雷达成像分析软件，并为在系统中使用 EPI 加速器进行了集成准备。这是 Stream4 中 16 个合作伙伴密切合作的结果，旨在实现其指定合适的 eHPC 平台、定义其架构和开发必要的软件开发工具包 (SDK) 的目标。

英飞凌还在架构和性能方面扩展了汽车微控制器，使其可以作为主控器控制一个或多个加速器。相关方面是安全性、安全性、回退或减少应用程序的冗余，就系统级的最高汽车安全完整性等级 D (ASIL D) 而言，这是自动驾驶应用程序所需的。

该平台具有可扩展性和开放性，适用于未来汽车版本的 EPI 通用处理器、基于 EPAC RISC-V 的加速器以及用于 eHPC 的 Kalray 大规模并行处理器阵列 (MPPA) 加速器tile(作为 IP 开发)的插槽。

测试运行表明，EPI 现在拥有适用于至少 4 级自动驾驶的特定技术。

除了硬件平台，该流还包括开发完整的软件生态系统，在很大程度上基于汽车软件专家 Elektrobit 的软件产品。该领域还包括汽车 eHPC 平台软件堆栈，包括针对汽车 eHPC MCU 的经典汽车开放操作系统架构 (AUTOSAR) 开发，以及针对汽车应用至关重要的 HPC GPP 和 L4Re 管理程序(虚拟化)的自适应 AUTOSAR 开发。

为软件锁步共同创建了一个特定的概念，从而有助于整体 EPI 安全概念。

在这个三年的初始阶段之后，结果和发现将在进一步的项目中继续进行。

“我为 EPI 团队在仅仅三年的合作后取得的杰出成果感到自豪，为欧洲的技术主权铺平了道路。尽管由于可怕的 COVID-19 大流行造成了前所未有的工作条件，但我们以有限的预算按时实现了目标，这给我留下了特别深刻的印象。这为下一阶段的启动及其成功交付欧洲百亿亿级系统的前身 EUPEX(欧洲百亿亿级试点)和 TEP(欧洲试点)项目的欧洲处理器和加速器创造了有利条件，”EPI 董事会主席 Monchalin (Atos) Eric Monchalin (Atos)。

原文来自：

本文地址：//gulass.cn/hpc-risc-v.html编辑：倪家兴，审核员：清蒸github

Linux大全：

Linux系统大全：

红帽认证RHCE考试心得：